-
機械語命令の各ビットの電気回路論理をフリップフロップ回路や論理ゲートなどで素子間配線で実現した方式ワイヤードロジック方式（布線論理方式）
-
ワイヤードロジック方式のメリットとデメリット処理が高速 設計が大変 修正が困難
-
RISC（命令数を減らした構成のコンピューターとは）ワイヤードロジック方式で作成しLSI化したCPUのこと
-
マイクロプログラム制御方式とは機械語よりも低レベルのマイクロ命令をCPU内の制御記憶に格納し、随時使用する方式
-
マイクロ命令を解読するものマイクロ命令デコーダ
-
制御記憶のマイクロ命令をクロックサイクル単位で取り出すマイクロプログラムカウンタ
-
マイクロプログラム制御方式のメリットとデメリット設計が用意 機能変更が容易 拡張性が高い 処理速度が遅い
-
マイクロプログラム制御方式によりCPUCISC
-
ハードウェアとソフトウェアの中間でマイクロ命令の変更のみで修正が可能なものファームウェア
-
マイクロプログラムを利用したハードウェアの異常検出のことマイクロ診断
-
アーキテクチャの異なる計算機のマイクロプログラミング群を、別の計算機で実行するエミュレーション
-
マイクロプログラムを容易に設計、変更が可能で様々な応用に柔軟に対応できるダイナミックマイクロプログラミング
-
高級言語と機械語の間の隔たりセマンティックギャップ
-
マシンサイクルに必要なクロックをすくなくしている1命令サイクルを1クロックにしている
-
RISCの特徴命令数、アドレス指定方法を少なくしている 命令形式を固定長にしている
-
ロードストアアーキテクチャとは記憶装置間の読み書きがロード/ストアのみ 演算命令をレジスタ間のみに限定
-
緊急の特別な事象や条件が発生したときに、通常サイクル（命令フェッチ＋命令の実行）を中断しその事象や条件に対応する処理のこと割り込み
-
再び中断時点から元のサイクル処理を再開させること割り込み処理ルーチン
-
割り込みをうまく使うことでできること並行処理 マルチプログラミング
-
割り込みで大切なこと優先順位を定める
-
割り込みの優先順位を答えよ機械チェック割り込み 外部割り込み スーパバイザコール割り込み プログラム割り込み 入出力割込み
-
一定時間毎に処理を切り替えるための割り込みタイマ割り込み
-
TSS方式において各端末に割り当てた一定のCPU時間が０になった時にかかる割り込みCPUタイマ割り込み
-
入出力命令などのこと特権命令
-
SVC割込みのCPUの状態の例４つユーザプログラム実行状態 ユーザプログラムモード スーパバイザ実行状態 スーパバイザモード
-
プログラムエラーによる割込みプログラム割り込み
-
入出力が終了したときに生じる割り込み入出力割込み
-
CPUの状態を示す（）を主記憶の固定領域（）へ退避、割り込みの種類に応じた（）をCPUに読み込む（）。PSW 旧PSW領域 ロードする
-
PSWとはプログラム状態語
-
処理してほしくな割り込みを発生させなくすること割り込みマスク
-
プログラムを主記憶装置に格納した後のデータ処理２つ主記憶装置からの機械語命令の取り出し(fetch) 機械語命令の実行(exection）)
-
命令サイクルは何個処理からなるか６
-
主記憶から命令を取り出すこと命令フェッチ
-
取り出された命令の解読デコード
-
命令のオペランド部より主記憶上の（）を計算実行アドレス
-
計算された実行アドレスをもとに主記憶装置からデータを取り出すオペランドフェッチ
-
機械語命令の命令コード部の指示により命令を実行a
-
計算結果を（）に格納主記憶等
-
各ステージに要する時間１マシンサイクル
-
パルス信号を生成するもの水晶発振器
-
マシンサイクルを作るものクロック（パルス信号）
-
コンピューター内部では各装置毎にクロックの周波数が異なっているので（）をとって１マシンサイクルを作っている同期
-
１命令当たりのクロック数CPI
-
動作周波数＝（）クロック周波数
-
一秒間にどれだけ多くの命令を実行できるかを表す。１００万の単位で表すMIPS
-
Σ（命令の出現頻度（％）×命令の実行クロック数）１命令の実行に必要な平均クロック数
-
平均命令実行時間１÷MIPS
-
MIPS＝（）クロック周波数÷CPI
-
機械語を１６進数にしたものアセンブリ言語
-
CPUが直接理解する言語機械語
-
機械語命令は（）と（）にわかれる命令コード部 オペランド部
-
命令をコード化して記述する命令コード部
-
データやデータが記憶されている場所のアドレスを記述するオペランド部
-
命令がどのデータに対して操作を行うか指定することアドレッシング（アドレス指定）
-
アドレス指定方式四種類絶対アドレス指定方式 アドレス修飾方式 関節アドレス指定方式 即値オペランド方式
-
主記憶上のアドレスを直接指定するアドレス指定方式絶対アドレス指定方式（直接アドレス指定方式）
-
少ないビット数で主記憶のアドレスに指定する方式アドレス修飾方式
-
アドレス修飾方式三種類相対アドレス指定方式（自己相対アドレス指定方式 インデックスレジスタ指定方式 ベースアドレス指定方式
-
オペランド部の値（ディスプレースメント＝変位）とプログラムカウンタの値の和でアドレスを指定相対アドレス指定方式（自己相対アドレス指定方式）
-
アドレス部の値とインデックスレジスタの値の和でアドレスを指定インデックスレジスタ指定方式
-
アドレス部の値とベースレジスタの値の和でアドレスを指定ベースアドレス指定方式
-
主記憶のどこへでもプログラムをロードできる再配置可能（リロケーション）
-
オペランド部が示すアドレスを参照し、その値を主記憶上のアドレスとして指定する関節アドレス指定方式
-
オペランド部のデータの値そのものを示す方式即値オペランド方式
-
プログラムやデータを主記憶に格納し順次プログラム命令を取り出して実行する方式逐次制御方式（プログラム内蔵方式）
-
逐次制御方式のコンピューターのことノイマン型コンピューター
-
フォン・ノイマンがプログラム内蔵方式の計算機（）を提唱EDVAC
-
CPUがアクセス速度の遅い主記憶装置とやり取りすることで全体の速度も遅くなることフォン・ノイマンのボトルネック
-
コンピューターの五大装置入力装置 記憶装置 出力装置 制御装置 演算装置
-
制御装置と演算装置を合わせたものCPU
-
メモリ内のプログラムを実行する装置中央処理装置
-
コンピューターアーキテクチャの構成要素三種類CPUアーキテクチャ メモリアーキテクチャ 入出力アーキテクチャ
-
CPUから各装置へ命令、データ、アドレス、制御情報をやりとりするための伝送路バス
-
実際に処理する命令、データを伝送するデータバス
-
CPU等がデータの読み書き対象となる主記憶装置上のアドレス情報を伝送するアドレスバス
-
制御情報を伝送するコントロールバス
-
内部バス三種類プロセッサバス メモリバス システムバス
-
外部バスの例入出力バス
-
CPU内の構成要素間の接続を行うプロセッサバス
-
CPUと主記憶装置間の接続を行うメモリバス
-
CPUと主記憶装置や入出力逝去装置間の接続を行うシステムバス
-
入出力制御装置と補助記憶装置、入出力制御装置間の接続を行う入出力バス
-
拡張カードとやり取りするための伝送路拡張バス
-
CPU内部にある高速読み書きが可能な記憶装置レジスタ
-
１，主記憶上に置かれたプログラムの先頭アドレスが（）に格納されるメモリアドレスレジスタ（MAR）
-
２，MARの値をもとに（）の値を１ずつプログラムの１命令長分増価させながら、順次プログラム命令を主記憶装置から取り出すプログラムカウンタ
-
３，取り出された命令やデータが（）や（）に格納されるメモリレジスタ（MR） データレジスタ（DR）
-
４，MRやDRに格納された命令やデータは、データバスにセットされ、（）に送られる。命令レジスタ
-
５，IRに格納された命令は、（）で解読され、各種の制御信号を発するデコーダ
-
算術演算や論理演算、シフト演算、大消費各塩山などの演算を行う算術論理演算（ALU）
-
結果の正誤などを数bitの（）に記憶フラグレジスタ（FR）
-
データや演算結果を一時保管汎用レジスタ
-
アーキテクチャのスペルArchitecture
-
アーキテクチャとはハードウェアまたはソフトウェアの基本設計概念
-
第一世代の構成素子真空管
-
第二世代の構成素子トランジスタ
-
第三世代の構成素子IC
-
第四世代の構成素子LSI,VLSI
-
第五世代の構成素子非ノイマン型
-
現在のLSIULSI ウルトララージスケールIC
-
世界初の電子計算機abc計算機
-
ENIACの設計、考案者モークリー エッカート
-
EDVACのコンサルタントフォン・ノイマン
-
EDSACかEDVACどちらが先にできたかEDSAC
-
EDSACとEDVACの共通の構造はメモリストアードプログラム（プログラム内蔵型）
-
歯車式計算機の原型バベッジの階差機関
-
世界初のマイクロプロセッサの開発にかかわった日本人嶋正利
-
トランジスタの集積密度が18から24カ月ごとに倍になることムーアの法則
ログイン
オンライン単語帳
このページを利用するにはログインする必要があります。ログインするとAnkilotをより便利にご利用いただけます。