-
ユニポーラデバイスとバイポーラデバイスの違い
動作に関わるキャリアが一一種類か二種類か
-
電界効果トランジスタを英語で書きなさい
Field Effect Transistor
-
ゲートがショットキー接合である電界効果トランジスタ
MESFET
-
ゲートに絶縁膜が使われている電界効果トランジスタ
MOSFET
-
ゲートがpn接合である電界効果トランジスタ
JFET
-
電界効果トランジスタ内部でキャリアが移動する領域
チャネル
-
MOS構造を考える。前問の領域に集積されるキャリアは多数キャリア、少数キャリアのいずれか
少数キャリア
-
n型半導体を使ったMOS構造にチャネルを形成するためのゲート電圧は正か負か、キャリアの種類
ゲート電圧：正、キャリアの種類：自由電子
-
金属／絶縁体／p型半導体のMOS構造でゲートに負電圧を印加したときに半導体に集積するキャリアとその状態の呼称
正孔、蓄積状態
-
空乏状態にある金属／絶縁体／p型半導体のMOS構造で、絶縁体と半導体の境界（半導体側）には何が存在するか
空乏層
-
反転状態にある金属／絶縁体／p型半導体のMOS構造で、フェルミ準位EFと真性フェルミ準位Eiの大小関係
EF < Ei
-
強い反転状態にある金属／絶縁体／p型半導体のMOS構造で、エネルギーバンドの曲がり具合(Vs)とEF, Eiとの関係
qVs > 2 (EF - Ei)
-
無バイアスのMOS構造に意図せずに蓄積する負電荷は、MOS構造のどの部分に存在するか
半導体の中
-
MOS構造に蓄積した電荷を打ち消すために必要なゲート電圧を何と呼ぶか
フラットバンド
-
ｂ
-
CV特性について、COXとあるのは、どの部分の静電容量のことか答えなさい
絶縁体の静電容量
-
CV特性について、図中の黒点（●）の電圧は何と呼ぶか
しきい値電圧
-
CV特性について、ゲート電圧を高くしても(d)点で静電容量がCOXに戻らないのは、周波数が高い場合、低い場合のどちらか
高周波
-
pチャネルMOSFETを動作させるゲート電圧とドレイン電圧を表せ
VG < 0, VD <0
-
nチャネルMOSFETの動作に係わるキャリアの種類と移動方向
自由電子、ソースからドレインの方向
-
入力特性
-
グラフに表示されている部分でゲート電圧を変化させてもドレイン電流が変化しない領域は、MOS構造がどのような状態にあるときか答えなさい。ただし、MOS構造は理想的で、無バイアスでフラットバンドの状態とする
空乏層
-
グラフで、ドレイン電圧を大きくすると、特性はどのように変化するか
赤→緑に変わる
-
線形領域
-
ドレイン電圧を増やしても、ドレイン電流がほとんど増加しない領域
遮断領域
-
ドレイン電流が飽和し始める箇所
ピンチオフ（点）
-
前問の状態が起こるとき、チャネルが消失している部分はどこか
ドレイン近傍
-
緑
-
ゲート電圧を加えないとドレイン電流が流れないトランジスタは、デプレッション型、エンハンスメント型のどちらか
エンハンスメント形
-
一般的なJFETの動作モード
デプレッション形
-
nチャネルJFETを動作させるためのゲート電圧、ドレイン電圧の極性を答えなさい
VG < 0, VD > 0
-
JFETのドレイン電流が飽和するとき、チャネルはどのような状態になっているか
チャネルが空乏層で閉ざされ、電流の流れが制限される
-
nチャネルMESFETを動作させるためのゲート電圧、ドレイン電圧の極性
VG < 0, VD > 0
-
一般のMESFETの動作速度が制限される（遅くなる）原因は何か
チャネルの不純物によりキャリアが散乱される
-
HEMTの動作速度が速い理由は、素子構造のどの部分をキャリアが移動するためか答えなさい
高純度半導体
-
FETの英語で書け
Field Effect Transistor
-
ゲートが半導体と金属のショットキー結合だけで構成されるFETの名称
MESFET
-
FETのゲート端子の役割
トランジスタのon/offを制御する
-
FETのドレイン端子の役割で正しいもの
ピンチオフを起こすことでトランジスタの電流を制限する
-
JFETおよびMESFETの動作モードはデプレッション型、エンハンスメント型のどちらか
デプレッション型
-
構造の工夫でMESFETの動作速度を向上させた素子を何と呼ぶか
HEMT
-
MOS構造は3種類の物質で構成されている。M, O, Sのそれぞれが示す物体
M: Metal, O: Oxide, S: Semiconductor
-
MOS構造に形成されるチャネルに蓄積されるキャリアは多数キャリアか少数キャリアか
少数キャリア
-
p型半導体を使ったMOS構造にチャネルを形成するために加えられるゲート電圧の極性
正
-
金属/絶縁体/p型半導体のMOS構造でゲートに正電圧を印加した場合、ゲートに集積されるキャリアは正孔、自由電子のどちらか
自由電子
-
金属/絶縁体/p型半導体のMOS構造を空乏状態にするために印加するゲート電圧の極性
正
-
金属/絶縁体/p型半導体のMOS構造で半導体のフェルミ準位と真性フェルミ準位の関係がEf > Eiのとき、蓄積状態、空乏状態、反転状態のどの状態であるか
反転状態
-
MOS構造の酸化物の中に蓄積されやすい電荷は正電荷と負電荷のどちらか
正電荷
-
MOSFETのゲートには電流（ゲート電流）がほとんど流れない理由（ゲートの構造に注目）
ゲート電極と基板の間には酸化膜が挟まっており、この酸化膜は非常に高い絶縁性を持つため。
-
nチャネルを実現するためには、ゲート部の半導体の伝導型はn, pのどちらか
p型
-
pチャネルMOSFETのゲート部分に存在する大多数の不純物はアクセプタかドナーか
ドナー
-
nチャネルMOSFETが蓄積状態にあるとき、酸化物と半導体界面に存在するキャリアは自由電子と正孔のどちらか
正孔
-
pチャネルMOSFETが空乏状態にあるとき、ゲート電圧の極性
負
-
nチャネルMOSFETが反転状態にあるとき、反転層はMOS構造のどこに形成されているか
絶縁体と半導体の間
-
nチャネルMOSFETが強い反転状態にあるとき、酸化物と半導体界面における半導体のフェルミ準位EFと真性フェルミ準位Eiの大小関係
EF > Ei
-
フラットバンド電圧が0VのMOSFETの動作モード
エンハンスメント型
-
MOS構造を作製する際に意図せずに負電荷が混入することがある場所
界面
-
MOS構造はコンデンサとみなすことができる。無バイアスの理想MOS構造において静電容量が生じる場所
酸化膜
-
ゲート電圧により静電容量が変化する原因
ゲート電圧を大きくすると空乏層が大きくなり、それにより静電容量が変化するため。
-
フラットバンド電圧が正のとき、MOS構造に蓄積されている正電荷と負電荷の数の大小関係
負電荷のほうが多い
-
静電容量の最大値がMOS構造のどの部分の静電容量に相当するか
絶縁体（酸化膜）
-
静電容量が減少する理由
電圧を加えることで空乏層が形成され、静電容量が減少するため。
-
閾値電圧を定める方法
空乏状態時の線を延長し、静電容量が最小値となる箇所に平行な線を引き、その交点が閾値電圧。
-
ゲート電圧を増加させるとドレイン電流が急激に増大する。このときのゲート電圧の名称
閾値電圧
-
ピンチオフ直後、チャネルが消失しているのはどこか
ドレイン側
-
HEMTはどのようにして高速化を実現しているか
キャリアが高純度半導体領域を通ることで散乱を防ぎ、高速化を実現している。
-
https://docs.google.com/document/d/1OAsbr3doyMDOPGY7agheKf2yW2XX3MXcJnnDFLGyDq0/edit?usp=sharing
↑基本的な
重なってるの何個かあるかも