-
機械語命令の各ビットの電気回路論理をフリップフロップ回路や論理ゲートなどで素子間配線で実現した方式
ワイヤードロジック方式（布線論理方式）
-
ワイヤードロジック方式のメリットとデメリット
処理が高速 設計が大変 修正が困難
-
RISC（命令数を減らした構成のコンピューターとは）
ワイヤードロジック方式で作成しLSI化したCPUのこと
-
マイクロプログラム制御方式とは
機械語よりも低レベルのマイクロ命令をCPU内の制御記憶に格納し、随時使用する方式
-
マイクロ命令を解読するもの
マイクロ命令デコーダ
-
制御記憶のマイクロ命令をクロックサイクル単位で取り出す
マイクロプログラムカウンタ
-
マイクロプログラム制御方式のメリットとデメリット
設計が用意 機能変更が容易 拡張性が高い 処理速度が遅い
-
マイクロプログラム制御方式によりCPU
CISC
-
ハードウェアとソフトウェアの中間でマイクロ命令の変更のみで修正が可能なもの
ファームウェア
-
マイクロプログラムを利用したハードウェアの異常検出のこと
マイクロ診断
-
アーキテクチャの異なる計算機のマイクロプログラミング群を、別の計算機で実行する
エミュレーション
-
マイクロプログラムを容易に設計、変更が可能で様々な応用に柔軟に対応できる
ダイナミックマイクロプログラミング
-
高級言語と機械語の間の隔たり
セマンティックギャップ
-
マシンサイクルに必要なクロックをすくなくしている
1命令サイクルを1クロックにしている
-
RISCの特徴
命令数、アドレス指定方法を少なくしている 命令形式を固定長にしている
-
ロードストアアーキテクチャとは
記憶装置間の読み書きがロード/ストアのみ 演算命令をレジスタ間のみに限定
-
緊急の特別な事象や条件が発生したときに、通常サイクル（命令フェッチ＋命令の実行）を中断しその事象や条件に対応する処理のこと
割り込み
-
再び中断時点から元のサイクル処理を再開させること
割り込み処理ルーチン
-
割り込みをうまく使うことでできること
並行処理 マルチプログラミング
-
割り込みで大切なこと
優先順位を定める
-
割り込みの優先順位を答えよ
機械チェック割り込み 外部割り込み スーパバイザコール割り込み プログラム割り込み 入出力割込み
-
一定時間毎に処理を切り替えるための割り込み
タイマ割り込み
-
TSS方式において各端末に割り当てた一定のCPU時間が０になった時にかかる割り込み
CPUタイマ割り込み
-
入出力命令などのこと
特権命令
-
SVC割込みのCPUの状態の例４つ
ユーザプログラム実行状態 ユーザプログラムモード スーパバイザ実行状態 スーパバイザモード
-
プログラムエラーによる割込み
プログラム割り込み
-
入出力が終了したときに生じる割り込み
入出力割込み
-
CPUの状態を示す（）を主記憶の固定領域（）へ退避、割り込みの種類に応じた（）をCPUに読み込む（）。
PSW 旧PSW領域 ロードする
-
PSWとは
プログラム状態語
-
処理してほしくな割り込みを発生させなくすること
割り込みマスク
-
プログラムを主記憶装置に格納した後のデータ処理２つ
主記憶装置からの機械語命令の取り出し(fetch) 機械語命令の実行(exection）)
-
命令サイクルは何個処理からなるか
６
-
主記憶から命令を取り出すこと
命令フェッチ
-
取り出された命令の解読
デコード
-
命令のオペランド部より主記憶上の（）を計算
実行アドレス
-
計算された実行アドレスをもとに主記憶装置からデータを取り出す
オペランドフェッチ
-
機械語命令の命令コード部の指示により命令を実行
a
-
計算結果を（）に格納
主記憶等
-
各ステージに要する時間
１マシンサイクル
-
パルス信号を生成するもの
水晶発振器
-
マシンサイクルを作るもの
クロック（パルス信号）
-
コンピューター内部では各装置毎にクロックの周波数が異なっているので（）をとって１マシンサイクルを作っている
同期
-
１命令当たりのクロック数
CPI
-
動作周波数＝（）
クロック周波数
-
一秒間にどれだけ多くの命令を実行できるかを表す。１００万の単位で表す
MIPS
-
Σ（命令の出現頻度（％）×命令の実行クロック数）
１命令の実行に必要な平均クロック数
-
平均命令実行時間
１÷MIPS
-
MIPS＝（）
クロック周波数÷CPI
-
機械語を１６進数にしたもの
アセンブリ言語
-
CPUが直接理解する言語
機械語
-
機械語命令は（）と（）にわかれる
命令コード部 オペランド部
-
命令をコード化して記述する
命令コード部
-
データやデータが記憶されている場所のアドレスを記述する
オペランド部
-
命令がどのデータに対して操作を行うか指定すること
アドレッシング（アドレス指定）
-
アドレス指定方式四種類
絶対アドレス指定方式 アドレス修飾方式 関節アドレス指定方式 即値オペランド方式
-
主記憶上のアドレスを直接指定するアドレス指定方式
絶対アドレス指定方式（直接アドレス指定方式）
-
少ないビット数で主記憶のアドレスに指定する方式
アドレス修飾方式
-
アドレス修飾方式三種類
相対アドレス指定方式（自己相対アドレス指定方式 インデックスレジスタ指定方式 ベースアドレス指定方式
-
オペランド部の値（ディスプレースメント＝変位）とプログラムカウンタの値の和でアドレスを指定
相対アドレス指定方式（自己相対アドレス指定方式）
-
アドレス部の値とインデックスレジスタの値の和でアドレスを指定
インデックスレジスタ指定方式
-
アドレス部の値とベースレジスタの値の和でアドレスを指定
ベースアドレス指定方式
-
主記憶のどこへでもプログラムをロードできる
再配置可能（リロケーション）
-
オペランド部が示すアドレスを参照し、その値を主記憶上のアドレスとして指定する
関節アドレス指定方式
-
オペランド部のデータの値そのものを示す方式
即値オペランド方式
-
プログラムやデータを主記憶に格納し順次プログラム命令を取り出して実行する方式
逐次制御方式（プログラム内蔵方式）
-
逐次制御方式のコンピューターのこと
ノイマン型コンピューター
-
フォン・ノイマンがプログラム内蔵方式の計算機（）を提唱
EDVAC
-
CPUがアクセス速度の遅い主記憶装置とやり取りすることで全体の速度も遅くなること
フォン・ノイマンのボトルネック
-
コンピューターの五大装置
入力装置 記憶装置 出力装置 制御装置 演算装置
-
制御装置と演算装置を合わせたもの
CPU
-
メモリ内のプログラムを実行する装置
中央処理装置
-
コンピューターアーキテクチャの構成要素三種類
CPUアーキテクチャ メモリアーキテクチャ 入出力アーキテクチャ
-
CPUから各装置へ命令、データ、アドレス、制御情報をやりとりするための伝送路
バス
-
実際に処理する命令、データを伝送する
データバス
-
CPU等がデータの読み書き対象となる主記憶装置上のアドレス情報を伝送する
アドレスバス
-
制御情報を伝送する
コントロールバス
-
内部バス三種類
プロセッサバス メモリバス システムバス
-
外部バスの例
入出力バス
-
CPU内の構成要素間の接続を行う
プロセッサバス
-
CPUと主記憶装置間の接続を行う
メモリバス
-
CPUと主記憶装置や入出力逝去装置間の接続を行う
システムバス
-
入出力制御装置と補助記憶装置、入出力制御装置間の接続を行う
入出力バス
-
拡張カードとやり取りするための伝送路
拡張バス
-
CPU内部にある高速読み書きが可能な記憶装置
レジスタ
-
１，主記憶上に置かれたプログラムの先頭アドレスが（）に格納される
メモリアドレスレジスタ（MAR）
-
２，MARの値をもとに（）の値を１ずつプログラムの１命令長分増価させながら、順次プログラム命令を主記憶装置から取り出す
プログラムカウンタ
-
３，取り出された命令やデータが（）や（）に格納される
メモリレジスタ（MR） データレジスタ（DR）
-
４，MRやDRに格納された命令やデータは、データバスにセットされ、（）に送られる。
命令レジスタ
-
５，IRに格納された命令は、（）で解読され、各種の制御信号を発する
デコーダ
-
算術演算や論理演算、シフト演算、大消費各塩山などの演算を行う
算術論理演算（ALU）
-
結果の正誤などを数bitの（）に記憶
フラグレジスタ（FR）
-
データや演算結果を一時保管
汎用レジスタ
-
アーキテクチャのスペル
Architecture
-
アーキテクチャとは
ハードウェアまたはソフトウェアの基本設計概念
-
第一世代の構成素子
真空管
-
第二世代の構成素子
トランジスタ
-
第三世代の構成素子
IC
-
第四世代の構成素子
LSI,VLSI
-
第五世代の構成素子
非ノイマン型
-
現在のLSI
ULSI ウルトララージスケールIC
-
世界初の電子計算機
abc計算機
-
ENIACの設計、考案者
モークリー エッカート
-
EDVACのコンサルタント
フォン・ノイマン
-
EDSACかEDVACどちらが先にできたか
EDSAC
-
EDSACとEDVACの共通の構造は
メモリストアードプログラム（プログラム内蔵型）
-
歯車式計算機の原型
バベッジの階差機関
-
世界初のマイクロプロセッサの開発にかかわった日本人
嶋正利
-
トランジスタの集積密度が18から24カ月ごとに倍になること
ムーアの法則
-
